ROOM PORPTO 15 APR 2005

(12)特許協力条約に基づいて公開された国際出

(19) 世界知的所有権機関 国際事務局



531522

A THE ENGLISH I BEAUTH AND THE STATE OF THE

(43) 国際公開日 2005 年6 月9 日 (09.06.2005)

PCT

(10) 国際公開番号 WO 2005/052962 A1

(51) 国際特許分類7:

H01F 17/00

(21) 国際出願番号:

PCT/JP2004/017173

(22) 国際出願日:

2004年11月18日(18.11.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ: 特願 2003-400222


2003 年11 月28 日 (28.11.2003) JP 特願2004-178056 2004 年6 月16 日 (16.06.2004) JP

(71) 出願人 (米国を除く全ての指定国について): 株式会社村田製作所 (MURATA MANUFACTURING CO., LTD.) [JP/JP]; 〒6178555 京都府長岡京市東神足 1 丁目 1 0 番 1 号 Kyoto (JP). 高山 惠介 (TAKAYAMA, Keisuke) [JP/JP]; 〒6178555 京都府長岡京市東神足 1 丁目 1 0番 1 号 株式会社村田製作所内 Kyoto (JP).

- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 達川 剛 (TAT-SUKAWA, Tsuyoshi) [JP/JP]; 〒6178555 京都府長岡京 市東神足1丁目10番1号 株式会社村田製作所内 Kyoto (JP).
- (74) 代理人: 森下 武一 (MORISHITA, Takekazu); 〒5410054 大阪府大阪市中央区南本町 4 丁目 2 番18号 サンモトビル Osaka (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

[続葉有]

- (54) Title: MULTILAYER CERAMIC ELECTRONIC COMPONENT AND ITS MANUFACTURING METHOD
- (54) 発明の名称: 積層セラミック電子部品およびその製造方法



(57) Abstract: Coil conductor pattern layer (2, 3, 4) are stacked to serve as U-shaped coil conductors (2A, 3A, 4A). The coil conductors (2A, 3A, 4A) are electrically connected in series through a via hole (15) for interlayer connection made in ceramic green sheets (10, 11) and form a spiral coil (L). Lead-out conductor pattern layers (5, 6) are also stacked to serve as lead-out conductors (5A, 6A). The lead-out conductor pattern layers (5) are arranged, one for each of a predetermined number of coil conductor pattern layers (2). One edge (51) of each lead-out conductor pattern layers (5) is in contact with the coil conductor pattern layers (2). That is, the thicknesses of the lead-out conductors (5A, 6A) are less than those of the coil conductors (2A to 4A).

複数のコイル用導体パターン層(2. (57) 要約: 3, 4) はそれぞれ重ね合わせられてコ字形のコイ ル用導体(2A,3A,4A)とされる。コイル用 導体(2A,3A,4A)は、セラミックグリーン シート(10、11)に設けた層間接続用ビアホール (15)を介して電気的に直列に接続され、螺旋状コ イル(L)を形成する。一方、複数の引出し導体パ ターン層(5,6)も、それぞれ重ね合わされて引出 し導体(5A,6A)とされる。引出し導体パターン 層(5)はそれぞれ、所定層数のコイル用導体パター ン層(2)ごとに1層の割合で配置され、その端部 (51)がコイル用導体パターン層(2)に接触して いる。つまり、引出し導体(5A, 6A)の厚みは、 コイル用導体(2A~4A)の厚みより薄くなってい る。



(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

添付公開書類:

一 国際調査報告書

明細書

積層セラミック電子部品およびその製造方法 技術分野

[0001] 本発明は、積層セラミック電子部品、特に、積層インダクタや積層インピーダンス素子や積層トランスや高周波線路デバイスなどの積層セラミック電子部品およびその製造方法に関する。

背景技術

- [0002] 一般に、積層インダクタなどの積層セラミック電子部品の製造は、多数のセラミック 積層体が集合したマザーセラミック積層体ブロックを形成した後に、このマザーセラミ ック積層体ブロックをコイル用導体などの内部導体や引出し導体の配置に合わせて カットし、個々のセラミック積層体を切り出す。そして、切り出されたセラミック積層体は 焼成された後、表面に外部電極が形成され、製品とされる。
- [0003] 通常のスクリーン印刷法で内部導体や引出し導体を形成する場合、その厚みは20 μ m程度である。この程度の厚みであれば、マザーセラミック積層体ブロックをカット する際に引出し導体にかかる機械的ストレスが小さく、亀裂などの不具合も生じない
- [0004] ところで、特許文献1に示すように、引出し部と一体化されたコイル用導体層を、重ね合わせるように複数回転写することにより、焼成後の導体厚みが例えば70~80 μ m程度のコイル用導体を形成する方法が知られている。
- [0005] しかしながら、このように導体厚みを厚くすると、マザーセラミック積層ブロックをカットする際に、コイル用導体の引出し部に過度の機械的ストレスがかかり、亀裂などの不具合が発生し易くなるという問題点がある。
- [0006] 一方、フェライトの性質として、応力によって透磁率が変化する磁歪効果を有することが知られている。 積層セラミック電子部品においては、フェライトからなる積層されたグリーンシートと内部導体とを焼成する際の収縮挙動の差によってフェライトに応力が生じて透磁率が低下するといった問題点を有している。


特許文献1:特開2002-305123号公報



発明の開示

発明が解決しようとする課題

- [0007] そこで、本発明の目的は、カット時において、引出し導体に過度の機械的ストレスが かかりにくい構造の積層セラミック電子部品およびその製造方法を提供することにあ る。
- [0008] 本発明の他の目的は、前記目的に加えて、磁歪効果による透磁率の低下を防止することのできる積層セラミック電子部品の製造方法を提供することにある。 課題を解決するための手段
- [0009] 前記目的を達成するため、本発明に係る積層セラミック電子部品は、セラミック積層体の内部に設けられた内部導体と、セラミック積層体の表面に設けられた外部電極と、内部導体と外部電極を接続する引出し導体とを備えた積層セラミック電子部品であって、引出し導体の厚みが内部導体の厚みより薄いことを特徴とする。内部導体は、例えばコイル用導体や、ストリップラインなどのような高周波線路導体である。
- [0010] 以上の構成により、引出し導体にはカット時における機械的ストレスが直接かかるが、引出し導体の厚みを薄くしたため、カット時に引出し導体が受ける機械的ストレスが小さくなる。
- [0011] また、本発明に係る積層セラミック電子部品の製造方法は、セラミックグリーンシートを準備する工程と、支持体上に形成された内部導体パターン層と引出し導体パターン層をセラミックグリーンシート上に転写して、セラミックグリーンシート上に内部導体と引出し導体を形成する工程と、内部導体および引出し導体を覆うようにセラミックグリーンシートを積層する工程と、前記セラミック積層体を焼成する工程と、を備え、内部導体と引出し導体を形成する工程においては、内部導体パターン層をセラミックグリーンシート上に重ね合わせるように複数回転写して内部導体を形成するとともに、引出し導体パターン層をセラミックグリーンシート上に、内部導体パターン層の転写回数より少ない回数だけ転写して引出し導体を形成し、引出し導体の厚みを内部導体の厚みより薄くしたことを特徴とする。
- [0012] 量産時には、複数のセラミックグリーンシートを積層して構成したセラミック積層体を、多数のセラミック積層体が集合したマザーセラミック積層体ブロックとし、マザーセラ




- [0013] 以上の方法により、内部導体の厚みは通常より厚く、かつ、引出し導体の厚みは内部導体の厚みより薄い積層セラミック電子部品が容易に製造される。
- [0014] また、引出し導体の厚みを薄くすると、引出し導体の断面積が小さくなって直流抵抗値が上昇する。そこで、引出し導体の導体幅を内部導体の導体幅より広くすることが好ましい。これにて、引出し導体の断面積の減少を補償し、引出し導体の厚みを薄くしたために生じる直流抵抗値の上昇を防止する。
- [0015] また、引出し導体パターン層の形成に用いる導体ペーストとしては、内部導体パターン層の形成に用いる導電ペーストより金属含有率が高いものを用いてもよい。カットの際に引出し部に亀裂が生じることがあっても、焼成時に導電ペーストが溶融して 道電ペーストに含まれている金属が亀裂を埋めることになる。
- [0016] あるいは、内部導体パターン層のうち少なくともセラミックグリーンシートに接する内部導体パターン層を、焼成工程において焼失する樹脂粒子を含有する導体ペーストによって形成してもよい。焼成工程において樹脂粒子が焼失することによって、セラミックグリーンシートと内部導体との間に空隙が形成され、セラミックグリーンシート(フェライト)に作用する応力が低減し、磁歪効果による透磁率の低下が防止される。また、前記空隙が形成されることによって、内部導体にクラックが発生することも防止される

発明の効果

- [0017] 前述の如く、本発明によれば、引出し導体の厚みを内部導体の厚みより薄くしたので、カット時に引出し導体が受ける機械的ストレスを小さくすることができる。この結果、カットの際に、引出し導体に亀裂などの不具合が発生するのを防止できる。
- [0018] また、内部導体パターン層のうち少なくともセラミックグリーンシートに接する内部導体パターン層を、焼成工程において焼失する樹脂粒子を含有する導体ペーストによって形成すれば、磁歪効果による透磁率の低下を防止できる。

図面の簡単な説明

[0019] [図1]本発明に係る積層セラミック電子部品の一実施例を説明するための分解斜視



図。

[図2]図1に示した積層セラミック電子部品の外観斜視図。

[図3]図1に示した積層セラミック電子部品の内部透視平面図。

[図4]本発明に係る積層セラミック電子部品の製造方法の一例を示す模式断面図。

[図5]図4に続く製造工程を示す模式断面図。

[図6]図5に続く製造工程を示す模式断面図。

[図7]図6に続く製造工程を示す模式断面図。

[図8]図7に続く製造工程を示す模式断面図。

[図9]図8に続く製造工程を示す模式断面図。

[図10]図9に続く製造工程を示す模式断面図。

[図11]図10に続く製造工程を示す模式断面図。

[図12]図11に続く製造工程を示す模式断面図。

[図13]図12に続く製造工程を示す模式断面図。

[図14]図13に続く製造工程を示す模式断面図。


[図15]図14に続く製造工程を示す模式断面図。

[図16]透磁率の低下を防止するためにコイル用導体パターン層と引出し導体パターン層との好ましい接続関係の一例を示す斜視図。

[図17]変形例を示す平面図。


発明を実施するための最良の形態

- [0020] 以下に、本発明に係る積層セラミック電子部品およびその製造方法の実施例について添付の図面を参照して説明する。
- [0021] 図1に示すように、積層インダクタ1は、コイル用導体パターン層2, 3, 4と、引出し 導体パターン層5, 6と、セラミックグリーンシート10, 11, 12などで構成されている。 なお、符号21は支持体(キャリアフィルム)であって、後述するように最終的には除去 されるものであり、積層インダクタ1を構成するものではない。
- [0022] セラミックグリーンシート10〜12は、例えばFe-Ni-Cu系のフェライト粉末あるいは ガラスセラミック粉末を結合剤などと一緒に混練したものをドクターブレード法などの 方法でシート状にしたものである。セラミックグリーンシート12は外層用として使用さ




れ、セラミックグリーンシート10,11は中間層用として使用される。

- [0023] 中間層用セラミックグリーンシート10, 11には、層間接続用ビアホール15が設けられている。層間接続用ビアホール15は、シート10, 11にレーザビームなどを用いて 貫通孔を形成し、この貫通孔にAg, Pd, Cu, Auやこれらの合金などの導電ペーストを印刷塗布などの方法により充填することによって形成される。
- [0024] コイル用導体パターン層2, 3, 4および引出し導体パターン層5, 6はそれぞれ、支持体であるPETフィルムやPPフィルム上に導電ペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより形成される。これらの導体パターン層2〜6は、Ag, Pd, Cu, Auやこれらの合金などからなる。本実施例の場合、コイル用導体パターン層2, 3, 4の形状はコ字状であるが、直線状、円弧状、渦巻状などであってもよい。
- [0025] また、本実施例の場合、引出し導体パターン層5,6の形成に用いる導電ペーストは、コイル用導体パターン層2〜4の形成に用いる導電ペーストより金属含有率(ペーストにしめる金属粉末の割合)が高いものを使用した。具体的には、例えば、コイル用導体パターン層2〜4の形成に用いる導電ペーストの金属含有率を50%としたのに対して、引出し導体パターン層5,6の形成に用いる導電ペーストの金属含有率を70%とした。
- [0026] 導電ペーストの金属含有率が高いと、カットの際に引出し導体パターン層5,6に仮に亀裂が生じても、焼成時に導電ペーストが溶融して導電ペーストに含まれている金属粉末などが亀裂を埋めるので、接続不良をより一層防止できるからである。一方、導電ペーストの金属含有率が低いと、焼成時に導電ペーストが溶融しても、金属粉末の量が少な過ぎて亀裂を十分に埋めることができない。また、金属含有率が高い導電ペーストは高価であるため、亀裂の発生し易い引出し導体パターン層5,6にのみ使用する。
- [0027] 複数のコイル用導体パターン層2,3,4はそれぞれ重ね合わせられてコ字形のコイル用導体2A,3A,4Aとされる。コイル用導体2A,3A,4Aは、セラミックグリーンシート10,11に設けた層間接続用ビアホール15を介して電気的に直列に接続され、螺旋状コイルLを形成する。コイルLのコイル軸はシート10~12の積み重ね方向に




対して平行である。

- [0028] 一方、複数の引出し導体パターン層5,6も、それぞれ重ね合わされて引出し導体5 A,6Aとされる。引出し導体5Aの一端は、シート12の右側の辺に露出している。引出し導体5Aの他端は、コイル用導体2Aの端部に電気的に接続している。すなわち、引出し導体パターン層5はそれぞれ、所定層数(本実施例では2層)のコイル用導体パターン層2ごとに1層の割合で配置され、その端部51がコイル用導体パターン層2に接触している。これにより、引出し導体5Aとコイル用導体2Aの接触面積が広くなり、引出し導体5Aとコイル用導体2Aとの電気的接続が確実になる。
- [0029] 同様に、引出し導体6Aの一端は、シート12の左側の辺に露出している。引出し導体6Aの他端は、コイル用導体4Aの端部に電気的に接続している。すなわち、引出し導体パターン層6はそれぞれ、所定層数のコイル用導体パターン層4ごとに1層の割合で配置され、その端部61がコイル用導体パターン層4に接触している。
- [0030] つまり、引出し導体5A, 6Aの厚みは、コイル用導体2A〜4Aの厚みより薄くなっている。具体的には、コイル用導体パターン層2〜4や引出し導体パターン層5, 6のそれぞれの厚みを 10μ m程度に設定し、コイル用導体パターン層2〜4の重ね合わせ層数を約10層とすることにより、コイル用導体2A〜4Aのそれぞれの焼成後の厚みを70〜80 μ m程度にする。そして、引出し導体パターン層5の重ね合わせ層数を約5層とすることにより、引出し導体5A, 6Aのそれぞれの焼成後の厚みを35〜40 μ m程度にする。
- [0031] こうして、引出し導体5A, 6Aの厚みを薄くしたため、後で詳述するように、カット時に引出し導体5A, 6Aが受ける機械的ストレスが小さくてすみ、カット時の引出し導体5A, 6Aの亀裂を防止することができる。
- [0032] さらに、引出し導体パターン層5,6の導体幅をコイル用導体パターン層2〜4の導体幅より広く設定しているので、引出し導体5A,6Aの導体幅は、コイル用導体2A〜4Aの導体幅より広くなっている。
- [0033] また、引出し導体5A, 6Aの厚みを薄くすると、引出し導体5A, 6Aの断面積が小さくなって直流抵抗値が上昇する。そこで、引出し導体5A, 6Aの導体幅をコイル用導体2A〜4Aの導体幅より広くして、引出し導体5A, 6Aの断面積の減少を補償し、引



- 出し導体5A, 6Aの厚みを薄くしたために生じる直流抵抗値の上昇を防止している。
 [0034] これらコイル用導体パターン層2, 3, 4と引出し導体パターン層5, 6とセラミックグリーンシート10, 11, 12は図1に示すように積み重ねられた後、一体的に焼成されて図2に示すような直方体形状を有するセラミック積層体30とされる。セラミック積層体30の左右の端面には、入出力外部電極31, 32が形成されている。図3に示すように、螺旋状コイルLの両端部は、引出し導体5A, 6Aを介して入出力外部電極31, 32に電気的に接続されている。
- [0035] 次に、以上の構成からなる積層インダクタ1の製造方法について図4〜図15を参照しながら説明する。なお、図4〜図15には1個のセラミック積層体しか表示していないが、実際には、多数のセラミック積層体が集合したマザーセラミック積層体ブロックを形成した後に、このマザーセラミック積層体ブロックをコイル用導体2A〜4Aや引出し導体5A,6Aの配置に合わせてカットし、個々のセラミック積層体を切り出している。
- [0036] まず、セラミックグリーンシート12を複数枚積層した後、圧着してマザーセラミック外層ブロック12Aとする(図4参照)。次に、図5に示すように、マザーセラミック外層ブロック12A上に、支持体21を上にして引出し導体パターン層5を載せ、プレス機で圧着することにより、引出し導体パターン層5をマザーセラミック外層ブロック12Aに埋め込む。この後、支持体21を剥離して、引出し導体パターン層5をマザーセラミック外層ブロック12A上に転写する。
- [0037] 次に、図6に示すように、マザーセラミック外層ブロック12A上に、コイル用導体パターン層2の端部が引出し導体パターン層5の端部51に接触するように、支持体21を上にしてコイル用導体パターン層2を載せる。この後、圧着することにより、コイル用導体パターン層2をマザーセラミック外層ブロック12Aに埋め込む。この後、支持体21を剥離して、コイル用導体パターン層2をマザーセラミック外層ブロック12A上に転写する。
- [0038] 次に、図7に示すように、マザーセラミック外層ブロック12A上に、支持体21を上に してコイル用導体パターン層2を、先に転写したコイル用導体パターン層2に重ね合 わせるように載せる。この後、圧着することにより、コイル用導体パターン層2をマザー セラミック外層ブロック12Aに埋め込む。この後、支持体21を剥離して、コイル用導体




パターン層2をマザーセラミック外層ブロック12A上に転写する。

- [0039] 次に、図8に示すように、マザーセラミック外層ブロック12A上に、支持体21を上にして引出し導体パターン層5を、先に転写した引出し導体パターン層5に重ね合わせるように載せる。引出し導体パターン層5の端部51はコイル用導体パターン層2の端部に接触している。この後、圧着することにより、引出し導体パターン層5をマザーセラミック外層ブロック12Aに埋め込む。この後、支持体21を剥離して、引出し導体パターン層5をマザーセラミック外層ブロック12A上に転写する。
- [0040] 次に、前述したコイル用導体パターン層2の転写を2回繰り返すことにより、図9に示すようにコイル用導体パターン層2が2層積層される。こうして、1層の引出し導体パターン層5に対して、2層のコイル用導体パターン層2の割合で転写を繰り返し、10層のコイル用導体パターン層2からなるコイル用導体2Aと、5層の引出し導体パターン層5からなる引出し導体5Aとが形成される。なお、以降の図面においては、簡略化のため、4層のコイル用導体2Aと2層の引出し導体5Aで表示している(他のコイル用導体3A、4Aや引出し導体6Aも同様の表示とする)。
- [0041] 次に、図10に示すように、層間接続用ビアホール15が設けられたセラミックグリーンシート10が、マザーセラミック外層ブロック12A上に積層される。この後、前述した方法と同様の方法により、セラミックグリーンシート10上にコイル用導体パターン層3を重ね合わせるように転写を10回繰り返す(図11参照)。これにより、コイル用導体パターン層3が10層からなるコイル用導体3Aが形成される。コイル用導体3Aは層間接続用ビアホール15を介してコイル用導体2Aに電気的に接続している。このときも転写ごとに圧着し、コイル用導体パターン層3をセラミックグリーンシートに埋め込んでいる。
- [0042] 次に、図12に示すように、層間接続用ビアホール15が設けられたセラミックグリーンシート11を積み重ねる。
- [0043] 次に、図13に示すように、コイル用導体パターン層4の転写を2回繰り返すことにより、セラミックグリーンシート11上にコイル用導体パターン層4が2層積層される。さらに、この上に、引出し導体パターン層6の端部61がコイル用導体パターン層4の端部に接触するように、引出し導体パターン層6を転写する。このときも転写ごとに圧着し




、コイル用導体パターン層4や引出し導体パターン層6をセラミックグリーンシートに埋め込んでいる。

- [0044] こうして、2層のコイル用導体パターン層4に対して、1層の引出し導体パターン層6 の割合で転写を繰り返し、図14に示すように10層のコイル用導体パターン層4から なるコイル用導体4Aと、5層の引出し導体パターン層6からなる引出し導体6Aとが形成される。コイル用導体4Aは層間接続用ビアホール15を介してコイル用導体3Aに 電気的に接続している。
- [0045] さらに、図15に示すように、この上にセラミックグリーンシート12を複数枚積層した後、圧着してマザーセラミック積層体ブロック30Aとする。次に、このマザーセラミック積層体ブロック30Aをコイル用導体2A〜4Aや引出し導体5A,6Aの配置に合わせてカットする。通常、引出し導体5A,6Aは、製造許容差の関係からカット線に跨って形成されているので、引出し導体5A,6Aにはカット時における機械的ストレスが直接かかるが、引出し導体5A,6Aの厚みを薄くしているので、カット時に引出し導体5A,6Aが受ける機械的ストレスが小さくなる。この結果、カット時の引出し導体5A,6Aの亀裂を防止することができる。
- [0046] 具体的には、焼成後のコイル用導体2A〜4Aの厚みを80 μ mに設定し、引出し導体5A, 6Aの厚みを従来構造の80 μ mにした場合には、引出し導体5A, 6Aの亀裂発生率は35%となった。これに対して、焼成後のコイル用導体2A〜4Aの厚みを80 μ mに設定し、引出し導体5A, 6Aの厚みを40 μ mにし、かつ、引出し導体5A, 6Aの導体幅を従来構造の2倍にした本実施例の積層インダクタ1の場合には、引出し導体5A, 6Aの亀裂発生率は0%であった。
- [0047] マザーセラミック積層体ブロック30Aから切り出された個々のセラミック積層体30は 焼成された後、左右の端面に入出力外部電極31,32が形成される。入出力外部電 極31,32は塗布焼付け、スパッタリング、あるいは蒸着などの方法により形成される。
- [0048] ところで、フェライトからなるセラミックグリーンシートは、コイル用導体パターン層と一体に焼成する際に両者の収縮挙動の差に起因して応力が生じると、フェライト特有の磁歪効果によって透磁率が低下する。そこで、コイル用導体パターン層2,3,4のうち少なくともセラミックグリーンシート10,11,12に接するものは、焼成工程において



焼失する樹脂粒子を含有する導体ペーストによって形成することにより、磁歪効果による透磁率の低下を防止することができる。

- [0049] 即ち、セラミックグリーンシートと接するコイル用導体パターン層の導体ペーストとして、導電性粒子と樹脂粒子と有機ビヒクルからなるものを使用する。導電性粒子に対する樹脂粒子の体積比率は0.5~1、樹脂粒子と導電性粒子の含有量総計は30~60vol%であることが好ましい。樹脂粒子は導電性粒子の焼成温度以下の温度で焼失するものが選択される。
- [0050] 具体的には、導電性粒子としてはAg、Pd、Pt、Au、Ni、Cuなどを単体であるいは 混合したものを、さらにはこれらの合金を使用することができる。樹脂粒子としては熱 分解性に優れたものとして、アクリル樹脂、メタクリル樹脂、ポリプロピレン樹脂、ポリエ チレン樹脂、ポリスチレン樹脂、ポリエステル樹脂、ポリオレフィン樹脂、ポリイソブチ レン樹脂、ポリエチレングリコール樹脂などを使用することができる。また、圧縮強さが 大きいポリメタクリル酸メチル樹脂であってもよい。
- [0051] また、このような導電性ペーストに含有される有機ビヒクルは、有機バインダと溶剤とからなる。有機バインダとしては、例えば、エチレンセルロース樹脂、アクリル樹脂、ブチラール樹脂などを使用することができる。溶剤としては、例えば、αーテルピネオール、テトラリン、ブチルカルビトールなどを使用することができる。また、有機バインダと溶剤は、配合比率が、例えば、1:9となるように調製される。
- [0052] 以上の如く、コイル用導体パターン層2,3,4のうち少なくともセラミックグリーンシート10,11,12に接するものとして、焼成工程において焼失する樹脂粒子を含有する
 導体ペーストを使用することにより、焼成工程において樹脂粒子が焼失してセラミック
 グリーンシートと内部導体との間に空隙が形成され、セラミックグリーンシート(フェライト)に作用する応力が低減し、磁歪効果による透磁率の低下が防止される。また、この
 空隙が形成されることによって、内部導体にクラックが発生することも防止される。
- [0053] なお、前記樹脂粒子を含有する導体ペーストは導体成分が相対的に少ないので、 引出し導体パターン層とコイル用導体パターン層との接続の信頼性を保証するため 、引出し導体パターン層は前記樹脂粒子を含有する導体ペーストからなるコイル用 導体パターン層とは接続しないことが好ましい。



- [0054] そこで、透磁率の低下を防止するため、コイル用導体パターン層と引出し導体パターン層との好ましい接続関係の一例を図16に示す。即ち、コイル用導体4Aをコイル用導体パターン層4a~4fから構成し、引出し導体6Aを引出し導体パターン層6a~6cから構成するようにする。この場合、セラミックグリーンシート11,12(図1参照)に接するコイル用導体パターン層4a,4fは焼成工程において焼失する樹脂粒子を含有する導体ペーストを使用して形成し、このような樹脂粒子を含有しない導体ペーストを使用して形成したコイル用導体パターン層4b~4eと引出し導体パターン層6a~6cとを接続すればよい。
- [0055] また、引出し導体パターン層5,6に前記樹脂粒子を含有する導体ペーストを使用することは必ずしも好ましいことではない。引出し導体パターン層5,6とセラミックグリーンシートとの間に空隙が形成されると、外部からめっき液の侵入などの不具合を生じるおそれがあることによる。
- [0056] なお、本発明は前記実施例に限定されるものではなく、その要旨の範囲内で種々に変更することができる。積層セラミック電子部品は、積層インダクタの他に、例えば、積層コモンモードチョークコイル、積層トランス、積層インピーダンス素子、積層LCフィルタ、あるいは、ストリップラインやマイクロストリップラインなどを有した高周波線路デバイスなどがある。
- [0057] また、前記実施例では、1層の引出し導体パターン層5と2層のコイル用導体パターン層2とを交互に転写しているが、必ずしも交互に転写する必要はなく、例えばコイル用導体パターン層2を全部転写した後に、引出し導体パターン層5を転写するようにしてもよい。
- [0058] さらに、前記実施例では、引出し導体パターン層5とコイル用導体パターン層2を別々に形成しているが、例えば図17(A)に示すように引出し導体パターン層5とコイル用導体パターン層2をキャリアフィルム21上に一体に形成したものと、図17(B)に示すようにコイル用導体パターン層2のみをキャリアフィルム21上に形成したものを交互に転写することによって、引出し導体パターン層5とコイル用導体パターン層2を同時に形成してもよい。
- [0059] また、本発明に係る積層セラミック電子部品の製造方法は、内部導体や引出し導体



を転写して形成する方法に限るものではなく、セラミックグリーンシート上にスクリーン 印刷などによって内部導体や引出し導体を形成する方法であってもよい。 産業上の利用可能性

[0060] 以上のように、本発明は、積層インダクタ、積層インピーダンス素子、積層トランスおよび高周波線路デバイスなどに有用であり、特に、カット時に引出し導体に過度の機械的ストレスがかかりにくい点で優れている。



請求の範囲

[1] セラミック積層体の内部に設けられた内部導体と、前記セラミック積層体の表面に 設けられた外部電極と、前記内部導体と前記外部電極を接続する引出し導体とを備 えた積層セラミック電子部品であって、

前記引出し導体の厚みが前記内部導体の厚みより薄いことを特徴とする積層セラミック電子部品。

- [2] 前記引出し導体の導体幅が前記内部導体の導体幅より広いことを特徴とする請求 の範囲第1項に記載の積層セラミック電子部品。
- [3] 前記内部導体がコイル用導体であることを特徴とする請求の範囲第1項または第2項に記載の積層セラミック電子部品。
- [4] 複数のセラミックグリーンシートを積層して構成したセラミック積層体と、前記セラミック積層体の内部に形成された内部導体と、前記セラミック積層体の表面に形成された外部電極と、前記内部導体と前記外部電極を接続する引出し導体とを備えた積層セラミック電子部品の製造方法であって、

前記セラミックグリーンシートを準備する工程と、

支持体上に形成された内部導体パターン層と引出し導体パターン層を前記セラミックグリーンシート上に転写して、前記セラミックグリーンシート上に前記内部導体と前記引出し導体を形成する工程と、

前記内部導体および前記引出し導体を覆うように前記セラミックグリーンシートを積層する工程と、

前記セラミック積層体を焼成する工程と、を備え、

前記内部導体と引出し導体を形成する工程においては、前記内部導体パターン層を前記セラミックグリーンシート上に重ね合わせるように複数回転写して前記内部導体を形成するとともに、前記引出し導体パターン層を前記セラミックグリーンシート上に、前記内部導体パターン層の転写回数より少ない回数だけ転写して前記引出し導体を形成し、前記引出し導体の厚みを前記内部導体の厚みより薄くしたこと、

を特徴とする積層セラミック電子部品の製造方法。


[5] 複数のセラミックグリーンシートを積層して構成した前記セラミック積層体が、多数の




セラミック積層体が集合したマザーセラミック積層体ブロックであり、前記マザーセラミック積層体ブロックの内部に形成された前記内部導体の配置に合わせてカットし、個々のセラミック積層体を切り出すことを特徴とする請求の範囲第4項に記載の積層セラミック電子部品の製造方法。

- [6] 前記引出し導体の導体幅が前記内部導体の導体幅より広いことを特徴とする請求 の範囲第4項または第5項に記載の積層セラミック電子部品の製造方法。
- [7] 前記引出し導体パターン層の形成に用いる導体ペーストは、前記内部導体パターン層の形成に用いる導電ペーストより金属含有率が高いことを特徴とする請求の範囲第4項〜第6項のいずれかに記載の積層セラミック電子部品の製造方法。
- [8] 前記内部導体パターン層のうち少なくともセラミックグリーンシートに接する内部導体パターン層は、焼成工程において焼失する樹脂粒子を含有する導体ペーストによって形成されることを特徴とする請求の範囲第4項〜第7項のいずれかに記載の積層セラミック電子部品の製造方法。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]




[図8]




[図9]




[図10]




[図11]




[図12]




[図13]










[図16]



[図17]

